E 514-6

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-330313

(43)Date of publication of application: 13.12.1996

(51)Int.CI.

H01L 21/321 H01L 21/768

(21)Application number: 07-259861

(71)Applicant :

SHINKO ELECTRIC IND CO LTD

(22)Date of filing:

06.10.1995

(72)Inventor:

AKAGAWA MASATOSHI

(30)Priority

Priority number: 07 65607

7 65607 P


Priority date: 24.03.1995

Priority country: JP

(54) SEMICONDUCTOR DEVICE AND ITS FABRICATION

(57)Abstract:

PURPOSE: To provide an inexpensive semiconductor device in which the fabrication is facilitated by simplifying the structure. CONSTITUTION: An interconnection pattern 40, connected with the electrode 36 of a semiconductor chip 32, is formed on the surface of a first insulation film 38 deposited on a passivation film 34 of the semiconductor chip 32. A second insulation film 42 is deposited on the interconnection pattern 40 while exposing the joint to the outer connection terminal and an outer connection terminal 46 is formed at the exposing joint to the outer connection terminal of the interconnection pattern 40.



LEGAL STATUS

[Date of request for examination]

12.05.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-330313

(43)公開日 平成8年(1996)12月13日


識別記号 庁内整理番号	FΙ			4	支術表示箇所
9169 - 4M	H01L 21	1/92	602	Z	
	21/90 A		Α		
				В	
9169 - 4M	21/92		602L		
9169-4M			604	604Z	
,	審査請求	未請求	請求項の数9	OL	(全 8 頁)
顧平7-259861	(71) 出願人 000190688				
		新光電気	工業株式会社		
(22)出願日 平成7年(1995)10月6日		長野県長	野市大字栗田	字會利田	1711番地
	(72)発明者	赤川 邪	俊		
顧平7-65607		長野県長	野市大字栗田等	字會利田	1711番地
7 (1995) 3 月24日	新光電気工業株式会社内				
本 (JP)	(74)代理人	弁理士	綿貫 隆夫	(外1名	;)
本 (JP)	(74)代理人	弁理士	綿貫 隆夫	(外1名	;)
1	9169-4M 9169-4M 9169-4M 顧平7-259861 成7年(1995)10月6日 顧平7-65607 7(1995)3月24日	9169-4M H01L 2 9169-4M 2 9169-4M 審査請求 願平7-259861 (71)出願人 成7年(1995)10月6日 (72)発明者 顧平7-65607 7(1995)3月24日	9169-4M H01L 21/92 21/90 9169-4M 21/92 9169-4M 審查請求 未請求 願平7-259861 (71)出願人 0001906 新光電気 成7年(1995)10月6日 長野県長 (72)発明者 赤川 邪 原平7-65607 長野県長 7(1995)3月24日 新光電気	9169-4M H01L 21/92 602 21/90 21/90 21/92 602 9169-4M 21/92 602 604 審査請求 未請求 請求項の数9 関平7-259861 (71)出願人 000190688 新光電気工業株式会社 長野県長野市大字栗田 (72)発明者 赤川 雅俊 長野県長野市大字栗田 (72)発明者 赤川 雅俊 長野県長野市大字栗田 新光電気工業株式会社 新光電気工業株式会社 新光電気工業株式会社 新光電気工業株式会社 新光電気工業株式会社	9169-4M H01L 21/92 602Z 21/90 A B 9169-4M 21/92 602L 9169-4M 604Z 審査請求 未請求 請求項の数9 OL 顧平7-259861 (71)出願人 000190688 新光電気工業株式会社 長野県長野市大字栗田字舎利田 (72)発明者 赤川 雅俊 原平7-65607 長野県長野市大字栗田字舎利田 7 (1995) 3 月24日 新光電気工業株式会社内

(54) 【発明の名称】 半導体装置およびその製造方法

(57) 【要約】

【課題】 簡易な構成で製造が容易となり、安価にできる半導体装置を提供する。

【解決手段】 半導体チップ32のパッシベーション膜34上に形成された第1の絶縁皮膜38の表面に前記半導体チップ32の電極36に接続して配線パターン40が形成され、該配線パターン40上に配線パターン40の外部接続端子接合部を露出して第2の絶縁皮膜42が形成され、前記露出した外部接続端子接合部に外部接続端子46が形成されていることを特徴としている。



【特許請求の範囲】

【請求項1】 パッシベーション膜が形成された半導体チップ面上に、該半導体チップの電極を露出して第1の絶縁皮膜が形成され、該第1の絶縁皮膜の表面に前記半導体チップの電極に接続して配線パターンが形成され、該配線パターン上に配線パターンの外部接続端子接合部を露出して第2の絶縁皮膜が形成され、前記露出した外部接続端子接合部に外部接続端子が形成されていることを特徴とする半導体装置。

【請求項2】 前記第1の絶縁皮膜が感光性ポリイミド膜により形成されたものであることを特徴とする請求項1記載の半導体装置。

【請求項3】 前記第2の絶縁皮膜が感光性ソルダーレジスト膜により形成されたものであることを特徴とする請求項1または2記載の半導体装置。

【請求項4】 前記外部接続端子がバンプであることを 特徴とする請求項1、2または3記載の半導体装置。

【請求項5】 前記半導体チップを複数備え、該複数の半導体チップ上に共通の前記第1の絶縁皮膜が形成され、前記複数の半導体チップの所要の電極同士が前記配線パターンにより接続され、前記配線パターン上に共通の前記第2の絶縁皮膜が形成されていることを特徴とする請求項1、2、3または4記載の半導体装置。

【請求項6】 前記第2の絶縁皮膜に形成された透孔の底面に露出した外部接続端子接合部に、該透孔の底面、内壁面および周縁部を被覆するランドが形成され、該ランドに前記外部接続端子が接続されていることを特徴とする請求項1、2、3、4または5記載の半導体装置。

【請求項7】 電極を露出してパッシペーション膜が形成された半導体チップ面上に感光性レジストを塗布し、該感光性レジストに露光、現像を施し、前記電極を露出する透孔を形成して第1の絶縁皮膜とした後、

前記透孔を含む前記第1の絶縁皮膜の表面にスパッタリング等により導体層を被着形成し、該導体層にエッチングを施し前記透孔部分で前記電極と電気的に導通する配線パターンを形成し、

次いで、該配線パターンを含む前記第1の絶縁皮膜の表面に感光性レジストを塗布し、該感光性レジストに露光、現像を施し、前記配線パターン上で露出する透孔を形成して第2の絶縁皮膜とし、

該第2の絶縁皮膜の透孔位置にはんだボール等の外部接 続端子を接続することを特徴とする半導体装置の製造方 法。

【請求項8】 前記第2の絶縁皮膜の表面に導体層を形成し、該導体層にエッチングを施して該第2の絶縁皮膜に形成した透孔部分において前記第1の絶縁皮膜の表面に形成した配線パターンと電気的に導通する配線パターンを形成した後、

第2の絶縁皮膜の表面に感光性レジストを塗布してさら に上層の絶縁皮膜を形成することにより、配線パターン を多層形成することを特徴とする請求項7記載の半導体 装置の製造方法。

【請求項9】 前記パッシベーション膜上に半導体チップの電極部分を除いて、前記絶縁皮膜を形成する際等におけるフォトリソグラフィー工程で使用する紫外線から半導体チップの回路を保護する紫外線遮蔽層を設けた後、所要の絶縁皮膜の形成等の加工を施すことを特徴とする請求項7または8記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はチップサイズの半導体装置に関する。

[0002]

【従来の技術】半導体チップが搭載された半導体装置は その実装密度を髙めるため小型化の要請が強い。この半 導体装置の小型化は半導体チップを封入するパッケージ の小型化に他ならない。この要請を満たすため、近年は CSPタイプ、すなわちチップ・サイズ・パッケージが 出現している。CSPタイプには種々のものがあるが、 図11にその一例を示す。10は半導体チップ、12は セラミック基板である。セラミック基板12は半導体チ ップ10とほぼ同サイズに形成されている。セラミック 基板10上には配線パターン14が形成され、該配線パ ターン14はビア16を介してセラミック基板12下面 側に所要配置で形成されたランド (外部端子) 18に接 続されている。半導体チップ10はAuバンプ20とAgPd ペースト22を介して配線パターン14に接続され、半 導体チップ10とセラミック基板12との間の隙間には 樹脂24が封止される。

[0003]

【発明が解決しようとする課題】上記半導体装置によれば小型化が達成されるが、セラミック基板 1 0 を用いたり、Auバンプ 2 0 を用いたりしているので高価となる。そこで、本発明は上記問題点を解決すべくなされたものであり、その目的とするところは、簡易な構成で製造が容易となり、安価にできる半導体装置を提供するにある。

[0004]

【課題を解決するための手段】本発明は上記目的を達成するため次の構成を備える。すなわち、パッシベーション膜が形成された半導体チップ面上に、該半導体チップの電極を露出して第1の絶縁皮膜が形成され、該第1の絶縁皮膜の表面に前記半導体チップの電極に接続して配線パターンが形成され、該配線パターン上に配線パターンが形成され、該配線パターン上に配線パターンが形成され、前記露出した外部接続端子接合部に外部接続端子が形成されていることを特徴とする。また、前記第1の絶縁皮膜が感光性ポリイミド膜により形成されたものであることを特徴とする。また、前記第2の絶縁皮膜が感光性ポリイミド膜により形成されたものであることを特徴とする。また、前記第2の絶縁皮膜が感光性ソルダーレジスト膜により形成されたものである

ことを特徴とする。また、前記外部接続端子がバンプで あることを特徴とする。また、前記半導体チップを複数 備え、該複数の半導体チップ上に共通の前記第1の絶縁 皮膜が形成され、前記複数の半導体チップの所要の電極 同士が前記配線パターンにより接続され、前記配線パタ ーン上に共通の前記第2の絶縁皮膜が形成されているこ とを特徴とする。また、前記第2の絶縁皮膜に形成され た透孔の底面に露出した外部接続端子接合部に、該透孔 の底面、内壁面および周縁部を被覆するランドが形成さ れ、該ランドに前記外部接続端子が接続されていること を特徴とする。また、半導体装置の製造方法において、 電極を露出してパッシベーション膜が形成された半導体 チップ面上に感光性レジストを塗布し、該感光性レジス トに露光、現像を施し、前記電極を露出する透孔を形成 して第1の絶縁皮膜とした後、前記透孔を含む前記第1 の絶縁皮膜の表面にスパッタリング等により導体層を被 着形成し、該導体層にエッチングを施し前記透孔部分で 前記電極と電気的に導通する配線パターンを形成し、次 いで該配線パターンを含む前記第1の絶縁皮膜の表面に 感光性レジストを塗布し、該感光性レジストに露光、現 像を施し、前記配線パターン上で露出する透孔を形成し て第2の絶縁皮膜とし、該第2の絶縁皮膜の透孔位置に はんだボール等の外部接続端子を接続することを特徴と する。また、前記第2の絶縁皮膜の表面に導体層を形成 し、該導体層にエッチングを施して該第2の絶縁皮膜に 形成した透孔部分において前記第1の絶縁皮膜の表面に 形成した配線パターンと電気的に導通する配線パターン を形成した後、第2の絶縁皮膜の表面に感光性レジスト を塗布してさらに上層の絶縁皮膜を形成することによ り、配線パターンを多層形成することを特徴とする。ま た、前記パッシベーション膜上に半導体チップの電極部 分を除いて、前記絶縁皮膜を形成する際等におけるフォ トリソグラフィー工程で使用する紫外線から半導体チッ プの回路を保護する紫外線遮蔽層を設けた後、所要の絶 縁皮膜の形成等の加工を施すことを特徴とする。

[0005]

【作用】本発明に係る半導体装置によれば、インターポーザとなる第1および第2の絶縁皮膜は薄く形成できるので、薄い半導体装置に形成でき、コストの低減化も図れる。第1、第2の絶縁皮膜は硬度がそれほど高くいので、半導体チップ表面を保護したり、半導体チップ表面を保護したり、半導体チップ表面を保護したり、半導体の間に生じる熱的または機械的応力を緩衝層としても機能するという効果を奏する。また複数の半導体チップの所要の電気的特性の向上が図れて要ないで信号の遅延防止等の電気的特性の向上が図れて製造とで信号の遅延防止等の電気的特性の向上が図れて製造を容易となる効果を奏する。また、本発明に係る半導体装置の製造方法によれば、チップサイズの半導体装置の製造方法によれば、チップサイズの半導体装置の製造にとくに有効であ

る。

[0006]

【発明の実施の形態】以下、本発明の好適な実施形態を添付図面に基づいて詳細に説明する。図1は半導体装置30の断面図を示す。32は半導体チップ、34はSiO2等からなるパッシベーション膜、36は半導体チップ32に作り込まれた電極であるAlパッドである。Alパッド36は配出している。Alパッド36は所要のパターンで半導体チップ32上に多数形成されている。38は第1の絶縁皮膜であり、パッシベーション膜34を覆って形成されている。この第1の絶縁皮膜38は感光性ポリイミド等の感光性レジストを用いて形成できる。おりイミド等の感光性レジストを用いて形成できる。おりイミド等の感光性レジストを用いて形成できる。おりイミド等の感光性レジストを用いて形成できる。おって形成されている。この第1の絶縁皮膜38にパッシベーション膜を設けずに、第1の絶縁皮膜38にパッシベーション膜の機能を兼ねさせても良い。

【0007】40は配線パターンであり、Alパッド36と電気的に接続されて、所要のパターンで第1の絶縁皮膜38上に形成されている。配線パターン40は、スパッタリングによりCuまたはAl皮膜を第1の絶縁皮膜38上およびAlパッド36上に形成し、このCuまたはAl皮膜をエッチングして所要パターンに形成される。また銅箔等の金属箔を貼着し、エッチングしてパターンを形成してもよい。42は第2の絶縁皮膜であり、第1の絶縁皮膜38および配線パターン40を覆って形成されている。第2の絶縁皮膜42は保護膜であり、ポリイミド等の種々の材質の感光性ソルダーレジストを用いることができる。

【0008】第2の絶縁皮膜42の各配線パターン40 に対応する適宜部位には、例えば第2の絶縁皮膜42上 にマトリックス状の配置となるように透孔44が形成さ れている(透孔44により露出する配線パターン40の 部分が外部接続端子接合部40a)。46は外部接続端 子であるバンプであり、各透孔44を通じて各外部接続 端子接合部40 a に電気的に接続して配置され、第2の 絶縁皮膜42上に突出して外部接続端子に形成されてい る。バンプ46は図示のごとくボールバンプに形成する こともできるが、平坦なランド状その他の形状に形成で きる。また、バンプ状に形成するかわりにリードピンを 接合して外部接続端子とすることもできる。48は保護 膜であり、半導体チップ32、パッシベーション膜3 4、第1の絶縁皮膜38の側壁を覆って形成され、各層 の境界からの湿気の進入等を防止する。保護膜48は第 1の絶縁皮膜38と同材質のものを用い、第1の絶縁皮 膜38を形成するとき同時に形成するようにすると好適 である。なお、保護膜48は必ずしも設けなくともよ い。また保護膜に代えて金属等よりなる枠体を固着して もよい。

【0009】本実施形態の半導体装置は上記のように形成されているので、半導体チップ32と同サイズの半導

体装置30として形成できる。またインターポーザとなる第1および第2の絶縁皮膜38、42は薄く形成できるので、薄い半導体装置30に形成できる。第1、第2の絶縁皮膜38、42は硬度がそれほど高くないので、半導体チップ32表面を保護したり、半導体チップと実装基板との間に生じる応力を緩和する緩衝層としても機能する。なお、半導体チップ32の電極が形成された面と反対側の面は露出させて放熱性を高めるようにすると好適である。さらに放熱性を向上させるために、ヒートシンクまたはヒートスプレッダーを固着してもよい。

【0010】図2は上記半導体装置30の製造工程の一例を示す。まず半導体チップ32が多数作り込まれたウェハー(図示せず)表面上に第1の絶縁皮膜38を形成するための感光性レジスト(感光性ポリイミド)を塗布する。次いで、感光性レジストを取り除く為に、Alパッド36の部分の感光性レジストを取り除く為に、公知のフォトリソグラフィー工程により、露光、現像を行い、焼成して第1の絶縁皮膜38を形成する。次に銅のスパッタリングを行い、第1の絶縁皮膜38上およびAlパッド36上に銅皮膜を形成する(銅皮膜は配線パターンを形成するための導体層として設けるもので、アルミニウム皮膜等を形成してもよい)。銅皮膜上にさらに銅めっきを施すことによって導通を良好にさせることができる。なお銅皮膜は蒸着等その他の方法によって形成してもよい。

【0011】銅皮膜上に感光性レジストを塗布し、露光、現像、焼成してレジストパターンを形成し、このレジストパターンをマスクとしてエッチングして配線パターン40を形成する。その後レジストパターンは剥離する。次に第2の絶縁皮膜42を形成すべく、第1の絶縁皮膜38上および配線パターン40上に感光性レジスト(感光性ソルダーレジスト)を塗布し、露光、現像して透孔44を形成する。この透孔44内にはんだボール

(バンプ46)を配置し、リフローしてはんだボールを配線パターン40上に固定する。なお、バンプはNiめっき、Auめっきを施して、Ni-Au バンプを形成することにより設けてもよい。上記のように処理したウェハーをスライスして個片の半導体装置30を形成する。必要に応じて半導体装置30の側壁にレジストを塗布し、乾燥させて保護膜48を形成する。上記のようにウェハー上に同時に作り込むことにより、一時に多数の半導体装置30を形成することができ、コストの低減化が図れる。なお、ウェハーをスライスして個片の半導体チップ32に形成した後、上記と同様の工程で半導体装置30に完成させてもよい。

【0012】本実施形態では第1の絶縁皮膜38および第2の絶縁皮膜42を形成するため感光性ポリイミド、感光性ソルダーレジストを使用したがこれら第1の絶縁皮膜38、第2の絶縁皮膜42としては種々の素材が使用でき、ポリイミド系樹脂の他、エポキシ系樹脂、シリ

コーン系樹脂等を使用することができ、各絶縁皮膜で適 宜樹脂を選択して使用することができる。シリコーン樹 脂の場合はゴム状の弾性を有するので、特に半導体チッ プと実装基板との間に生じる応力を緩和することができ る。

【0013】図3は半導体装置30の第2の実施形態を示す。本実施形態では、複数の半導体チップ32をヒートスプレッダ等の共通の基板47上に搭載し、該複数の半導体チップ32上に、前記と同様にして共通の第1の絶縁皮膜38を形成し、該絶縁皮膜38上に各半導体チップ32を電気的に接続するための電極36同士間を接続する配線パターン40と、隣接する間を接続する配線パターン45とを前記実施形態と同様にして形成し、その上に前記と同様にして共通の第2の絶縁皮膜42を形成し、各配線パターン40の外部接続にして形成し、その上に前記と同様にして共通の第2の絶縁皮膜42を形成し、各配線パターン40の外部接続のである。すなわち複数の半導体チップ32を用いた1つの半導体装置30に形成したものである。複数の半導体チップ32としては、例えばMPUとキャッシュメモリ、複数のメモリ同士などを連接できる。

【0014】本実施形態では、複数の半導体チップを共通の基板上に形成し、接続パッド間を電気的に接続したので、配線を短くでき、信号の遅延防止等の電気的特性に優れた半導体装置(マルチチップモジュール)を提供し得る。また第1および第2の絶縁皮膜を共通にして形成することで製造も容易となる。なお複数の半導体チップ32の側面を共通の枠体(図示せず)で保持すれば、半導体チップを共通の基板47上にのせる必要はない。また複数の半導体チップを共通のウェハー上に形成するようにすることもできる。本実施形態の半導体装置30も上記と同様の工程で製造できる。

【0015】図4は上記の半導体装置の製造工程におい て、透孔44内にはんだボール (バンプ46) を配置し て配線パターン40上に固定する際に、透孔44の内面 および透孔44の周縁にあらかじめランド50を設けて からはんだボールを固定した例を示す。ランド50を形 成するには、透孔44を有する第2の絶縁皮膜42を形 成した後、絶縁皮膜42の表面に銅等をスパッタリング して金属層を形成し、フォトリソグラフィエ程により透 孔44の内部と周縁部のみ金属層を残すようにエッチン グすればよい。ランド50は底面で配線パターン40の 外部端子接合部40aに接続し透孔44の内壁面および 周縁部を被覆していることにより、透孔44にランド5 0を設けない場合に比較してはんだボール (バンプ4 6) は透孔44の内面全体と接合し確実に取り付けられ る。また、はんだボールと配線パターン40との電気的 導通が確実になる。なお、金属層をエッチングしてラン ド50を形成した後、ランド50の表面に保護めっきと してニッケルめっき、金めっきを施すとさらに確実にバ ンプ46を接合することができる。

【0016】図5は配線パターン40を多層形成した半導体装置の例を示す。この実施形態の半導体装置は第1の絶縁皮膜38と第2の絶縁皮膜42に加えて、第3の絶縁皮膜52と第4の絶縁皮膜54を有する。第2の絶縁皮膜42の表面には第1の絶縁皮膜38の表面に設けた配線パターン40と電気的に導通する配線パターン40bと電気的に導通する配線パターン40cが設けられている。第4の絶縁皮膜54には配線パターン40cに電気的に導通してランド50が取り付けられ、ランド50にパンプ46が接合されている。

【0017】各層間の配線パターン40を電気的に接続する方法としては、前述した実施形態で第1の絶縁皮膜38と第2の絶縁皮膜42を形成して配線パターン40とランド50とを接続する方法がそのまま適用できる。すなわち、絶縁皮膜を形成するためポリイミド系あるいはエポキシ系等の感光性レジストを塗布し、露光、現像することにより層間で配線パターン40を接続する部域をスパッタリングあるいは蒸着により形成し、形成された導体層をエッチングすることにより下層の配線パターンを形成する。次層についても、同様に当該絶縁皮膜上に感光性レジストを塗布し、表面を平坦にし、露光、現像して透孔を形成し、絶縁皮膜上に導体層を形成し、エッチングして当該層上に配線パターンを形成する。

【0018】このように、絶縁皮膜を介して電気的導通をとりながら配線パターン40を多層に形成することができる。図5に示す実施形態では最外層である第4の絶縁皮膜54にランド50を形成してはんだボール(バクターン40を接合している。このように配線パターン40を多層形成することにより、配線パターン40を形成した場合の応用例として、コンデンサ56あるする自由度が大きくなる。図6は配線パターン40を多層形成した場合の応用例として、コンデンサ56あるするは近点の応用例として、コンデンサ56あるするというを多層形成した場合はこのように回路用素子を組み込むことが容易になり、より多用途の半導体装置として提供することが容易になる。コンデンサや抵抗は、スパッタリング等の薄膜工程によりつくり込むことができる。

【0019】上述した各半導体装置の製造工程においては絶縁皮膜を形成するために感光性レジストを使用し、フォトリソグラフィー工程により絶縁皮膜に透孔44を形成したり絶縁皮膜の表面に配線パターンを形成したりする。このフォトリソグラフィー工程では露光に紫外線が使用されることから、実際の半導体装置の製造工程においては紫外線の露光によって半導体素子に形成された回路が損傷されないようにする必要がある。なお、この紫外線による露光が半導体チップに悪影響を与えるのはネガティブ型の感光性レジストを使用する場合である。

ネガティブ型の感光性レジストでは露光した部位が現像時に溶解しない部位となるから、露光する際には後工程で溶解除去する部位をマスクし、最終的に残す部位を露光する。たとえば、図7に示すようにパッシベーション膜34上に第1の絶縁皮膜38を形成する場合は、感光性レジストを塗布した後、Alパッド36をマスクしたAlパッド36以外の範囲に紫外線が照射され、感光性レジストとパッシベーション膜34を通して半導体チップ32の表面まで紫外線が透過し、これによって半導体チップ32が損傷される場合がある。

【0020】なお、ポジティブ型の感光性レジストは露光した部位が溶解除去される。したがって、上記の第1の絶縁皮膜38でAlパッド36の部分に透孔を形成する例では、感光性レジストを塗布した後、Alパッド36以外の範囲をマスクしてAlパッド36部分にのみ紫外線を照射する。Alパッド36の部分には回路が形成されていないから、この紫外線照射によって半導体チップ32の回路が損傷される心配はない。なお、第1の絶縁皮膜38や第2の絶縁皮膜42の表面に配線パターン40を形成するためのフォトリソグラフィー工程においても、ポジティブ型の感光性レジストを使用する場合は、かならず配線パターン40を形成するための銅層等の金属層が下地にある部分に紫外線照射を行うから、半導体チップ32の回路が損傷される心配はない。

【0021】上記のネガティブ型の感光性レジストを使 用するフォトリソグラフィー工程で半導体チップ32が 損傷を受けることを防止する方法としては、図8に示す ようにパッシベーション膜34の表面にフォトリソグラ フィー工程で使用する紫外線を遮蔽する紫外線遮蔽層 6 0を設ける方法が有効である。紫外線遮蔽層60は半導 体チップ32に形成された回路を紫外線から保護するも ので、図8に示すようにAlパッド36を除く範囲につい て第1の絶縁皮膜38を形成する前に設ける。紫外線遮 蔽層60はCr金属層、Cu金属層、あるいはCr金属 層-Ni金属層-Cu金属層等の複数の金属層によって 形成する。С r 金属層を用いる場合は 0. 1 μ m程度の 厚さで十分紫外線遮蔽の機能がある。紫外線遮蔽層60 を形成する場合は、まず半導体チップ32のパッシベー ション膜34上にスパッタリングあるいは蒸着等によっ てCr金属層等を形成し、その表面にAlパッド36部分 のみ露出させたエレジストパターンを形成し、レジスト パターンをマスクとしてCr金属層等をエッチングする ことによって形成する。

【0022】上記の紫外線遮蔽層60を設けておけば、ネガティブ型の感光性レジストを使用して絶縁皮膜を形成する場合であってもフォトリソグラフィー工程で半導体チップ32が紫外線によって損傷を受ける心配がなく、任意のパターンで紫外線照射することができる。図9は、第1の絶縁皮膜38を形成するためネガティブ型

の感光性レジストを塗布して露光している状態を示す。 感光性レジストの下層に設けた紫外線遮蔽層60によって 露光することができる。第1の絶縁皮膜38の表面に配 線パターン40を設けた後、さらに第2の絶縁皮膜42 を形成する場合の露光についても同様である。図10は 図4に示す半導体装置の形成例で紫外線遮蔽層60を 形態とはパッシベーション膜34上に紫外線遮蔽層60 を設けた点のみ相違している。配線パターン40を 形成する半導体装置を示している。図4に示す層60 を設けた点のみ相違している。配線パターン40を を設けた点のみ相違している。配線パターン40を を設けた点のみ相違している。記線パターン40を を設けた場合でももちろん、ネガティブ型の感光性レジストを使用していまりない。


[0023]

【発明の効果】本発明に係る半導体装置によれば、上述 したように、インターポーザとなる第1および第2の絶 縁皮膜は薄く形成できるので、薄い半導体装置に形成で き、コストの低減化も図れる。第1、第2の絶縁皮膜は 硬度がそれほど高くないので、半導体チップ表面を保護 したり、半導体チップと実装基板との間に生じる応力を 緩和する緩衝層としても機能する。また複数の半導体チ ップの所要の電極を電気的に接続することで信号の遅延 防止等の電気的特性の向上が図れ、また第1および第2 の絶縁皮膜を共通に形成することで製造も容易となる効 果を奏する。また、本発明に係る半導体装置の製造方法 によれば、チップサイズの半導体装置を容易にかつ確実 に得ることができ、配線パターンを多層形成することに よって配線パターンを形成する自由度を増大させること ができ、紫外線遮蔽層を設けたものではとくにネガティ ブ型の感光性レジストを使用して製造する場合に好適で ある等の著効を奏する。

【図面の簡単な説明】

【図1】半導体装置の第1の実施形態を示した断面図である。

【図1】





- 【図2】半導体装置の製造工程図である。
- 【図3】半導体装置の第2の実施形態を示した断面図である。
- 【図4】バンプ接合部にランドを形成した半導体装置の 実施形態を示した断面図である。
- 【図5】配線パターンを多層形成した半導体装置の実施 形態を示した断面図である。
- 【図6】回路用素子を組み込んだ半導体装置の実施形態を示した断面図である。
- 【図7】感光性レジストを露光する様子を示した断面図 である。
- 【図8】パッシベーション膜上に紫外線遮蔽層を設けた 断面図である。
- 【図9】第1の絶縁皮膜を形成する際の露光の様子を示した断面図である。
- 【図10】紫外線遮蔽層を設けた半導体装置の実施形態を示した断面図である。
- 【図11】従来の半導体装置の一例を示す断面図である。

【符号の説明】

- 30 半導体装置
- 32 半導体チップ
- 34 パッシベーション膜
- 36 Alパッド
- 38 第1の絶縁皮膜
- 40、40b、40c 配線パターン
- 40a 外部接続端子接合部
- 42 第2の絶縁皮膜
- 44 透孔
- 48 保護膜
- 50 ランド
- 52 第3の絶縁皮膜
- 54 第4の絶縁皮膜
- 56 コンデンサー
- 58 抵抗
- 60 紫外線遮蔽層

【図3】





【図11】

